| 日期 | 周次 | 星期 | 节次 | 实验类型 | 实验班级 | 实验名称 | 实验人数 | 实验教师 | 实验室名称 |
| 2020-12-21 | 17 | 1 | 08:00-11:20 | 电子四 | FPGA综合实验 一 | 电气19-1 | 38 | 0 | 科教楼(A401室) |
| 2020-12-21 | 17 | 1 | 08:00-11:20 | 综合一 | FPGA综合实验 一 | 电气19-2 | 38 | 0 | 科教楼(A402室) |
| 2020-12-21 | 17 | 1 | 08:00-11:20 | 电子五 | FPGA综合实验 一 | 电气19-6 | 38 | 0 | 科教楼(A403室) |
| 2020-12-21 | 17 | 1 | 08:00-11:20 | 综合二 | FPGA综合实验 一 | 电气19-1、电气19-2、电气19-6 | 24 | 0 | 科教楼(A404室) |
| 2020-12-21 | 17 | 1 | 08:10-10:20 | 电子一 | 单管放大器 | 食科19-1、食品质量19-1班A组 | 60 | 魏常勇 | 科教楼(B303室) |
| 2020-12-21 | 17 | 1 | 08:10-10:20 | 电子二 | 单管放大器 | 食科19-2、食品质量19-1班B组 | 60 | 杨庆 | 科教楼(B305室) |
| 2020-12-21 | 17 | 1 | 09:50-12:00 | 电子一 | 集成运放（一） | 食科19-1、食品质量19-1班A组 | 60 | 魏常勇 | 科教楼(B303室) |
| 2020-12-21 | 17 | 1 | 09:50-12:00 | 电子二 | 集成运放（一） | 食科19-2、食品质量19-1班B组 | 60 | 杨庆 | 科教楼(B305室) |
| 2020-12-21 | 17 | 1 | 14:00-15:40 | 电工一 | 单相交流电路 | 生医19-1班 | 36 | 邓凡李 | 科教楼(B103室) |
| 2020-12-21 | 17 | 1 | 14:00-15:40 | 电工二 | 单相交流电路 | 生医19-2班 | 36 | 戴雷 | 科教楼(B105室) |
| 2020-12-21 | 17 | 1 | 14:00-16:10 | 电子一 | 单管放大器 | 交通工程19-1、粉体19-1 A组 | 60 | 魏常勇 | 科教楼(B303室) |
| 2020-12-21 | 17 | 1 | 14:00-16:10 | 电子二 | 单管放大器 | 交通工程19-2、粉体19-1 B组 | 60 | 杨庆 | 科教楼(B305室) |
| 2020-12-21 | 17 | 1 | 15:40-17:20 | 电工一 | 三相交流电路 | 生医19-1班 | 36 | 邓凡李 | 科教楼(B103室) |
| 2020-12-21 | 17 | 1 | 15:40-17:20 | 电工二 | 三相交流电路 | 生医19-2班 | 36 | 戴雷 | 科教楼(B105室) |
| 2020-12-21 | 17 | 1 | 15:40-17:50 | 电子一 | 集成运放（一） | 交通工程19-1、粉体19-1 A组 | 60 | 魏常勇 | 科教楼(B303室) |
| 2020-12-21 | 17 | 1 | 15:40-17:50 | 电子二 | 集成运放（一） | 交通工程19-2、粉体19-1 B组 | 60 | 杨庆 | 科教楼(B305室) |
| 2020-12-22 | 17 | 2 | 14:00-15:40 | 电子二 | 集成运放在运算方面的应用 | 成型1，无机非（A组） | 60 | 陈湘波 | 科教楼(B305室) |
| 2020-12-22 | 17 | 2 | 14:00-16:10 | 电路二 | 逻辑门及组合逻辑电路 | 软件工程19-2班 | 50 | 尹均萍 | 科教楼(B203室) |
| 2020-12-22 | 17 | 2 | 14:00-16:10 | 电路三 | 逻辑门及组合逻辑电路 | 软件工程19-1班 | 50 | 张德祥 | 科教楼(B302室) |
| 2020-12-22 | 17 | 2 | 14:00-17:20 | 电子四 | FPGA综合实验 一 | 电气19-5 | 38 | 0 | 科教楼(A401室) |
| 2020-12-22 | 17 | 2 | 14:00-17:20 | 综合一 | FPGA综合实验 一 | 电气19-3 | 38 | 0 | 科教楼(A402室) |
| 2020-12-22 | 17 | 2 | 14:00-17:20 | 电子五 | FPGA综合实验 一 | 电气19-4 | 38 | 0 | 科教楼(A403室) |
| 2020-12-22 | 17 | 2 | 14:00-17:20 | 综合二 | FPGA综合实验 一 | 电气19-5、电气19-3、电气19-4 | 24 | 0 | 科教楼(A404室) |
| 2020-12-22 | 17 | 2 | 15:10-17:20 | 电路二 | 触发器及时序逻辑电路 | 软件工程19-2班 | 50 | 尹均萍 | 科教楼(B203室) |
| 2020-12-22 | 17 | 2 | 15:10-17:20 | 电路三 | 触发器及时序逻辑电路 | 软件工程19-1班 | 50 | 张德祥 | 科教楼(B302室) |
| 2020-12-22 | 17 | 2 | 15:40-17:20 | 电子二 | 集成运放在运算方面的应用 | 成型2，无机非（B组） | 60 | 陈湘波 | 科教楼(B305室) |
| 2020-12-22 | 17 | 2 | 16:50-19:00 | 电路二 | 计数器 | 软件工程19-2班 | 50 | 尹均萍 | 科教楼(B203室) |
| 2020-12-22 | 17 | 2 | 16:50-19:00 | 电路三 | 计数器 | 软件工程19-1班 | 50 | 张德祥 | 科教楼(B302室) |
| 2020-12-23 | 17 | 3 | 14:00-17:20 | 电子四 | FPGA综合实验 一 | 智网19-1 | 38 | 0 | 科教楼(A401室) |
| 2020-12-23 | 17 | 3 | 14:00-17:20 | 综合一 | FPGA综合实验 一 | 创新19 | 30 | 0 | 科教楼(A402室) |
| 2020-12-23 | 17 | 3 | 14:00-17:20 | 电子五 | FPGA综合实验 一 | 智网19-2 | 38 | 0 | 科教楼(A403室) |
| 2020-12-24 | 17 | 4 | 10:20-12:00 | 电路二 | TTL门电路和组合逻辑电路 | 应化19-1 应化19-2班 | 41 | 李小燕 | 科教楼(B203室) |
| 2020-12-24 | 17 | 4 | 14:00-15:40 | 电路二 | TTL门电路和组合逻辑电路 | 环境工程19-1班 | 63 | 李小燕 | 科教楼(B203室) |
| 2020-12-24 | 17 | 4 | 15:40-17:20 | 电路二 | TTL门电路和组合逻辑电路 | 化工19-2班 高分子19-2班 | 64 | 李小燕 | 科教楼(B203室) |
| 2020-12-24 | 17 | 4 | 17:20-19:00 | 电路二 | TTL门电路和组合逻辑电路 | 化工19-1班 化工19-3班 | 63 | 李小燕 | 科教楼(B203室) |
| 2020-12-24 | 17 | 4 | 19:00-20:40 | 电路二 | TTL门电路和组合逻辑电路 | 高分子19-1班 高分子19-3班 | 66 | 李小燕 | 科教楼(B203室) |
| 2020-12-25 | 17 | 5 | 08:10-10:20 | 电路二 | 逻辑门及组合逻辑电路 | 软件工程19-2班 | 50 | 尹均萍 | 科教楼(B203室) |
| 2020-12-25 | 17 | 5 | 08:10-10:20 | 电路三 | 逻辑门及组合逻辑电路 | 软件工程19-2班 | 50 | 张德祥 | 科教楼(B302室) |
| 2020-12-25 | 17 | 5 | 09:50-12:00 | 电路二 | 触发器及时序逻辑电路 | 软件工程19-2班 | 50 | 尹均萍 | 科教楼(B203室) |
| 2020-12-25 | 17 | 5 | 09:50-12:00 | 电路三 | 触发器及时序逻辑电路 | 软件工程19-2班 | 50 | 张德祥 | 科教楼(B302室) |
| 2020-12-25 | 17 | 5 | 11:30-13:40 | 电路二 | 计数器 | 软件工程19-2班 | 50 | 尹均萍 | 科教楼(B203室) |
| 2020-12-25 | 17 | 5 | 11:30-13:40 | 电路三 | 计数器 | 软件工程19-2班 | 50 | 张德祥 | 科教楼(B302室) |
| 2020-12-25 | 17 | 5 | 14:00-15:40 | 电路二 | 门电路及组合逻辑电路设计 | 电工与电子技术B（程珍）C组 | 62 | 程珍 | 科教楼(B203室) |
| 2020-12-25 | 17 | 5 | 14:00-15:40 | 电子二 | 集成运放在运算方面的应用 | 金材1，金材3（A组） | 53 | 陈湘波 | 科教楼(B305室) |
| 2020-12-25 | 17 | 5 | 14:00-17:20 | 电子四 | FPGA综合实验 二 | 电气19-1 | 38 | 0 | 科教楼(A401室) |
| 2020-12-25 | 17 | 5 | 14:00-17:20 | 综合一 | FPGA综合实验 二 | 电气19-2 | 38 | 0 | 科教楼(A402室) |
| 2020-12-25 | 17 | 5 | 14:00-17:20 | 电子五 | FPGA综合实验 二 | 电气19-6 | 38 | 0 | 科教楼(A403室) |
| 2020-12-25 | 17 | 5 | 14:00-17:20 | 综合二 | FPGA综合实验 二 | 电气19-1、电气19-2、电气19-6 | 24 | 0 | 科教楼(A404室) |
| 2020-12-25 | 17 | 5 | 15:40-17:20 | 电路二 | 门电路及组合逻辑电路设计 | 电工与电子技术B（程珍）B组 | 69 | 程珍 | 科教楼(B203室) |
| 2020-12-25 | 17 | 5 | 15:40-17:20 | 电子二 | 集成运放在运算方面的应用 | 金材2，金材3（B组） | 52 | 陈湘波 | 科教楼(B305室) |
| 2020-12-25 | 17 | 5 | 17:50-19:30 | 电路二 | 门电路及组合逻辑电路设计 | 电工与电子技术B（程珍）A组 | 32 | 程珍 | 科教楼(B203室) |
| 2020-12-26 | 17 | 6 | 08:00-09:40 | 电路二 | 门电路及组合逻辑电路设计 | 电工与电子技术B(史明光)A组 | 57 | 史明光 | 科教楼(B203室) |
| 2020-12-26 | 17 | 6 | 08:00-09:40 | 电路三 | TTL门电路及组合逻辑电路 | 成型1，无机非（A组） | 60 | 陈湘波 | 科教楼(B302室) |
| 2020-12-26 | 17 | 6 | 08:00-15:10 | 电子四 | 计算机绘图实践（ALTIUM DESIGNER）四 | 电气20-3 | 0 | 0 | 科教楼(A401室) |
| 2020-12-26 | 17 | 6 | 08:00-15:10 | 电子五 | 计算机绘图实践（ALTIUM DESIGNER）四 | 电气20-4 | 0 | 0 | 科教楼(A403室) |
| 2020-12-26 | 17 | 6 | 08:00-15:10 | 综合二 | 计算机绘图实践（ALTIUM DESIGNER）四 | 电气20-3、电气20-4 | 0 | 0 | 科教楼(A404室) |
| 2020-12-26 | 17 | 6 | 09:40-11:20 | 电路二 | 触发器及时序逻辑电路 | 电工与电子技术B(史明光)A组 | 57 | 史明光 | 科教楼(B203室) |
| 2020-12-26 | 17 | 6 | 09:40-11:20 | 电路三 | 触发器及时序逻辑电路（1）（7474，7476） | 成型1，无机非（A组） | 60 | 陈湘波 | 科教楼(B302室) |
| 2020-12-26 | 17 | 6 | 11:20-13:00 | 电路二 | 门电路及组合逻辑电路设计 | 电工与电子技术B(史明光)B组 | 57 | 史明光 | 科教楼(B203室) |
| 2020-12-26 | 17 | 6 | 13:00-14:40 | 电路二 | 触发器及时序逻辑电路 | 电工与电子技术B(史明光)B组 | 57 | 史明光 | 科教楼(B203室) |
| 2020-12-26 | 17 | 6 | 14:00-15:40 | 电路三 | TTL门电路及组合逻辑电路 | 成型2，无机非（B组） | 60 | 陈湘波 | 科教楼(B302室) |
| 2020-12-26 | 17 | 6 | 14:40-16:20 | 电路二 | 门电路及组合逻辑电路设计 | 电工与电子技术B(史明光)C组 | 65 | 史明光 | 科教楼(B203室) |
| 2020-12-26 | 17 | 6 | 15:40-17:20 | 电路三 | 触发器及时序逻辑电路（1）（7474，7476） | 成型2，无机非（B组） | 60 | 陈湘波 | 科教楼(B302室) |
| 2020-12-26 | 17 | 6 | 16:00-19:20 | 电子四 | FPGA综合实验 二 | 电气19-5 | 38 | 0 | 科教楼(A401室) |
| 2020-12-26 | 17 | 6 | 16:00-19:20 | 综合一 | FPGA综合实验 二 | 电气19-3 | 38 | 0 | 科教楼(A402室) |
| 2020-12-26 | 17 | 6 | 16:00-19:20 | 电子五 | FPGA综合实验 二 | 电气19-4 | 38 | 0 | 科教楼(A403室) |
| 2020-12-26 | 17 | 6 | 16:00-19:20 | 综合二 | FPGA综合实验 二 | 电气19-5、电气19-3、电气19-4 | 24 | 0 | 科教楼(A404室) |
| 2020-12-26 | 17 | 6 | 16:20-18:00 | 电路二 | 触发器及时序逻辑电路 | 电工与电子技术B(史明光)C组 | 65 | 史明光 | 科教楼(B203室) |
| 2020-12-26 | 17 | 6 | 18:00-19:40 | 电路二 | 门电路及组合逻辑电路设计 | 电工与电子技术B(史明光)D组 | 65 | 史明光 | 科教楼(B203室) |
| 2020-12-26 | 17 | 6 | 19:40-21:20 | 电路二 | 触发器及时序逻辑电路 | 电工与电子技术B(史明光)D组 | 65 | 史明光 | 科教楼(B203室) |
| 2020-12-27 | 17 | 7 | 08:00-09:40 | 电路二 | TTL门电路及组合逻辑电路 | 金材1，金材3（A组） | 53 | 陈湘波 | 科教楼(B203室) |
| 2020-12-27 | 17 | 7 | 08:00-15:10 | 电子四 | 计算机绘图实践（ALTIUM DESIGNER）四 | 电气20-5 | 0 | 0 | 科教楼(A401室) |
| 2020-12-27 | 17 | 7 | 08:00-15:10 | 综合一 | 计算机绘图实践（ALTIUM DESIGNER）四 | 智网20-2 | 0 | 0 | 科教楼(A402室) |
| 2020-12-27 | 17 | 7 | 08:00-15:10 | 电子五 | 计算机绘图实践（ALTIUM DESIGNER）四 | 电气20-6 | 0 | 0 | 科教楼(A403室) |
| 2020-12-27 | 17 | 7 | 08:00-15:10 | 综合二 | 计算机绘图实践（ALTIUM DESIGNER）四 | 电气20-5、电气20-6 | 0 | 0 | 科教楼(A404室) |
| 2020-12-27 | 17 | 7 | 09:40-11:20 | 电路二 | 触发器及时序逻辑电路（1）（7474，7476） | 金材1，金材3（A组） | 53 | 陈湘波 | 科教楼(B203室) |
| 2020-12-27 | 17 | 7 | 14:00-15:40 | 电路二 | TTL门电路及组合逻辑电路 | 金材2，金材3（B组） | 52 | 陈湘波 | 科教楼(B203室) |
| 2020-12-27 | 17 | 7 | 15:40-17:20 | 电路二 | 触发器及时序逻辑电路（1）（7474，7476） | 金材2，金材3（B组） | 52 | 陈湘波 | 科教楼(B203室) |
| 2020-12-27 | 17 | 7 | 16:00-19:20 | 电子四 | FPGA综合实验 二 | 智网19-1 | 38 | 0 | 科教楼(A401室) |
| 2020-12-27 | 17 | 7 | 16:00-19:20 | 综合一 | FPGA综合实验 二 | 创新19 | 30 | 0 | 科教楼(A402室) |
| 2020-12-27 | 17 | 7 | 16:00-19:20 | 电子五 | FPGA综合实验 二 | 智网19-2 | 38 | 0 | 科教楼(A403室) |